Searching PAJ 페이지 1 / 2

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03-148636

(43) Date of publication of application: 25.06.1991

(51) Int. CI.

G02F 1/136 H01L 29/784

(21) Application number: 01-287509

(71) Applicant: TOSHIBA CORP

(22) Date of filing:

06. 11. 1989

(72) Inventor: HONJO MASUSHI


KIGOSHI MOTOHIRO


(54) MANUFACTURE OF ACTIVE MATRIX TYPE LIQUID CRYSTAL DISPLAY ELEMENT

(57) Abstract:

increase the transmissivity by providing a transparent conductive film on a substrate. performing back exposure using scanning electrode wires and a semiconductor film as a mask, and then patterning the film and thus forming picture element electrodes. CONSTITUTION: The glass substrate 30 is provided with scanning electrode lines 36 and gate electrodes 31 which are connected thereto, and they are covered with a gate insulating film 32. Then a protection insulating film 33 is arranged on an Si film 34 and a drain electrode 38 and a source electrode 39 are formed across an Si film 35 with low resistance to form a TFT 40. When a picture element electrode 37 is formed, the scanning electrode lines 36 and Si films are utilized for the back exposure to form picture element electrodes

PURPOSE: To obtain a large aperture rate and





inside measures. Thus, TFTs are formed in matrix nearby the intersections of the scanning lines 36 and signal electrode lines 34. The pattern of an insulating film 41 is formed and covered with an orienting film 42. A light shield film 45, an ITO electrode 46, and an orienting film 47 are provided on an opposite substrate 44 at positions facing the TFTs, the substrates are adhered together across spacers, and liquid crystal is injected to complete the element. In this configuration, the electrodes 37 can be put extremely close to the signal electrode lines and the aperture rate is improved.

LEGAL STATUS

[Date of request for examination]
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted

⑩日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報(A) 平3-148636

®Int. Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)6月25日

G 02 F 1/136 H 01 L 29/784 1/136 500

9018-2H

311 A

9056-5F

H 01 L 29/78 審査請求 未請求 請求項の数 2 (全7頁)

アクテイブマトリクス型液晶表示素子の製造方法 60発明の名称

> 願 平1-287509 ②特

平1(1989)11月6日 22出

饱発 者

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜

事業所内

⑫発 明 博

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜 事業所内

株式会社東芝 勿出 願

神奈川県川崎市幸区堀川町72番地

弁理士 則近 外1名 個代 理 人

1. 発明の名称

アクティブマトリクス型液晶表示案子の製造

2. 特許請求の範囲

(1) 第1基板上にゲート電極、ゲート絶縁膜、 半導体膜、ソース電極及びドレイン電極から構成 される薄膜トランジスタを複数本の走査電極線と 信号電極線の交点付近に配置してマトリクス状に し且つ各々の薄膜トランジスタに画業階極を接続 してなるアレイ基板と、第2基板上に対向電極を 形成してなる対向基板との間に液晶を挟持してな るアクティブマトリクス型液晶表示素子の製造方 法において、

前記第1基板上に透明導電膜を成膜した後、前 記走査銀級線と前記半導体膜をマスクとした背面 露光法を用いて、前記透明導電膜をパターニング することにより、前記画衆電極を形成する工程を 備えたことを特徴とするアクティブマトリクス型 液晶表示素子の製造方法。

(2) 第1基板上にゲート電極、ゲート絶縁膜、 半導体膜、ソース電極及びドレイン電極から構成 される薄膜トランジスタを複数本の走査電極線と 信号電極線の交点付近に配置してマトリクス状に し且つ各々の薄膜トランジスタに画素電極を接続 してなるアレイ基板と、第2基板上に対向電極を 形成してなる対向基板との間に液晶を挟持してな るアクティブマトリクス型液晶表示素子の製造方 姓において.

前記第1基板上に光遮蔽膜を成膜した後にパタ ーニングしてブラックマトリクスを形成する工程 と、前記第1基板上に透明導電膜を成膜した後、 前記走査電極線と前記プラックマトリックスをマ スクとした背面露光法を用いて、前記透明導電膜 をパターニングすることにより、前記画素電極を 形成する工程を備えたことを特徴とするアクティ ブマトリクス型液晶表示素子の製造方法。

3. 発明の詳細な説明

[発明の目的]

(産衆上の利用分野)

=

この発明はアクティブマトリクス型液晶表示 業子の製造方法に関する。

(従来の技術)

超子機器の小形化、軽量化及び低消費電力化が進む中で、ディスプレイの分野においても、 CRT (Cathode Bay Tube) に代わるものとして、フラットパネルディスプレイの研究・開発が活発に行なわれている。この中でも、液晶ディスプレイは大面積表示が可能であること、フルカラー化が可能であること、及び低電流・低電圧動作であること等の点で最も注目を築めている。

液晶ディスプレイにはその目的に応じて様々な動作方式があるが、アクティブマトリクス方式はフルカラーの動画表示を高解像度で行なっことが特徴である。アクティブマトリクス方式はマトリクス状に配置した環極の交点を一画案とし、その一画案ごとにスイッチング素子式は非線形ダイオード型と薄膜トランジスタ(TFT)型に分類できるが、このうち特に後者の研究

電極16及びドレイン電極17から構成されるTFTは、ソース電極16の部分で画業電極18に接続されている。ここで、ゲート電極11は第6 図における走査電極線3と一体であり、ドレイン電極17は第7図における信号電極線2と一体である。そして、TFTを保護するため、この上部を酸化硅素等の絶録膜19で覆うとともに、更に、この上に配向膜20を形成している。一方、硝子基板21上には、TFTと対向するように遮光膜22が形成されている。そして、2つの硝子基板10,21の間には液晶25が挟持されている。

第7図に示したTFTアレイ基板を製作する工程は次の通りである。まず、硝子基板10上に第6図における走査電極線3及びゲート電極11を同時に形成し、この上にゲート絶縁膜12、半導体膜13、及び半導体保護膜14を順次成膜する。次に、半導体保護膜14を成形した後、低抵抗半導体膜15を成膜し、半導体膜13と低抵抗半導体膜15を成膜し、半導体膜13と低抵抗半導

・開発が活発に行われている。TFTとコンデンサのアレイをガラス板に配設したものを一方の基板とするものは、例えばアイイーイーイー・トランザクション・オン・エレクトロン・デバイス(IEEE Trans. on Electron Devices)第20巻の第 995頁乃至第1001頁(1973年)に詳細に記載されている。

第6図はTFTを使用したTFTアレイ基板の概略平面図であり、TFTは等価回路で示している。第6図において、硝子基板1上には、ほぼ平行に等間隔で配設された信号電極線2と、この信号電極線2とほぼ直交し且つ酸化硅素等の層間絶缺勝で信号電極線2と電気的に絶縁された走査電極線3と、信号電板線2と走査電極線3との交点付近に配置され全体としてマトリクス状になった表示画業部4から構成されている。

第7回はこの表示画業部4の一例を示す断面図 である。第7回において、硝子基板10上に、ゲート電極11、ゲート絶縁膜12、半導体膜13、 半導体保護膜14、低抵抗半導体膜15、ソース

体膜15を同時に同一形状に成形する。その後、画紫電極18の形成及び電極パッド上のゲート絶録膜12の除去を行い、第6図における信号電極線2、ソース電極16及びドレイン電極17を形成する。続いてこの状態では、ソース電極16とドレイン電極17が低抵抗半導体膜15により短記載されているように、ソース電極16とドレイン電極17をマスクにして、半導体保護膜14上の低低抗半導体膜15を除去する。そして、所子 芸板10上に絶縁膜19と配向膜20を順次形成することにより、TFTアレイ基板が完成する。

(発明が解決しようとする課題)

しかしながら、この種の液晶表示素子において、画素電極18とドレイン電極17及び信号電極線2とは同一平面内に近接して形成されるために、画素電極18とドレイン電極17及び信号電極線2とが短絡し、欠陥画素が発生することがあった。このため、画素電極18とドレイン電極17及び信号電極線2との間隔を大きくとる必要

が生じ、開口率が低下することがあった。

この免明は、このような従来の事情に鑑みてなされたものである。

[発明の構成]

(課題を解決するための手段)

する。筑1図において、まず、例えば硝子からな る第1基板30の一主面上に、例えばモリブデン タンタル (Mo-Ta) 合金膜をスパッタ法等 により厚さ約 0.2μmに成膜し、ホトリソグラフ ィー法によりストライプ状の走査電極線(図示せ ず)と、この走査電極線に電気的に接続している ゲート電極31を成形する。次に、プラズマCV D (Chemical Vapor Deposition) 法等により、 例えば厚さ約 0.3μmの窒化硅紫 (SiNx) 膜、 例えば厚さ約 0.1μmの非晶質硅素 (a-Si) 膜及び厚さ約 0.3μmのSiNx膜を、順次連続 して堆積し、最下部のSiNx 膜からなるゲート 絶録牒32を得るとともに、ホトリングラフィー 法により最上部のSINx 膜に加工を施し、ゲー ト電極31に対応した部分より内側に半導体保護 膜33を島状に成形する。続いて、プラズマCV D法により厚さ約 0.05 μmのn + 型のa - Si 膜を成膜し、ホトリソグラフィー法により半導体 膜34と低抵抗半導体膜35を同時に成形する。

第2図はこの実施例における走査電極線36と

ラックマトリックスを形成する工程と、第1基板上に透明導電機を成膜した後、走査電極線とブラックマトリックスをマスクとした背面露光法を用いて、透明導電機をパターニングすることにより、 画業電極を形成する工程を備えている。

(作用)

(実施例)

以下、図面を参照してこの発明を詳細に説明 する。

第1図は第1の発明の一実施例によって得られるアクティブマトリクス型液晶表示素子を示す断 面図を表しており、これを製造工程に従って説明

半導体膜34のパターンを示す概略平面図である。 同図からわかるように、半導体膜34と低抵抗半 導体膜35の積層膜は第7図における信号電極線 2に類似した形状を有しており、走査電極線36 との間で所定の升目を形造っている。

次に、第1基板30の一主面上に例えばITO(Indium Tin Oxide)からなる透明導電膜をスパッタ法で約0.1 μmの厚さに堆積し、ホトリソグラフィー法により画素電極37を成形する。ここで、画業電極37を成形する際には、例えばネガ型のホトレジストを塗布し、第1基板30の他主面側から露光・現像を行う。こうすることにより、走査電極線36と半導体膜34により形成されている升目の内側にレジストパターンが形成され、透明導電膜をエッチングすると、升目の内側に画業電極37が形成される。

次に、例えば厚さ約 0.05 μmのモリブデン (Mo) 膜と厚さ約 1.0μmのアルミニウム (A 1) 膜をスパッタ法等で堆積し、ホトリソグラフィー法によりストライプ状の信号電極線 (図示せ

ず)、この信号電極線に循気的接続しているドレ イン電極38、及びソース電極39を同時に形成 する。このとき、信号電極線とドレイン電極38 は、半導体膜34と低低抗半導体膜35の積層膜 のパターン上内側に形成するのに対し、ソース電 極39は画業電極37と電気的に接続するように 形成される。また、この状態では、ドレイン電極 38とソース電極39の間が低抵抗半導体膜35 により短絡してしまうので、この部分の低抵抗半 導体膜 3 5 をエッチングにより除去する。こうし て、第1基板30上にゲート電極31、ゲート絶 **設膜32、半導体膜34ドレイン電極38及びソ** -ス指極3gから構成されるTFT40が得られ、 図示はしないが、TFT40はそれぞれ複数本の 走在電極線36と信号電極線の交点付近に位置し、 全体としてマトリクス状に配置されている。続い て、例えば窒化能素からなる膜を第1基板30の 一主面上に約 0.1μ mから約 1.0μ mの厚さで堆 接し、ホトリングラフィー法にて、絶録膜41を 所望のパターンに形成する。そしてこの後、第1

基板 3 0 の一主面上に、例えばポリイミドからなる配向膜 4 2 を例えばスピナコート法等により塗布し、約 100℃から約 200℃の間の適当な温度で 焼成してからラビングを行う。こうして、所望の アレイ基板 4 3 が得られる。

一方、第2基板44の一主面上には、アレイ基板43のTFT40と対向させる位置に、、例えばA1からなる対向電極46を形成する。そしてこの後はポリイミドからなる配向は、第2基板44の一主列えばのよりではポリイミドからなる配向し、約100℃からうとでは、所望の対向は板48が得る、アレイ基板43と対向の基板48が得る、アレイ基板43と対向は板48が得る、アレイ基板43と対向はは8のでのはで、ののでは、大いのでのでは、所望の対対は10μmの対対に、例えばエポキシスの接着のなる対対(図示せず)でほぼ10μm離して低略

平行に貼り合わせる。次に、前述の注入口より被晶 4 9 を注入した後、例えばエポキン系の接着剤からなる封止材(図示せず)で注入口を封止する。こうして、アレイ基版 4 3 と対向基板 4 8 との間に液晶 4.9 を挟持してなる所望のアクティブマトリクス型液晶表示素子が得られる。

この実施例では、第1基板30の一主面上に透明導電膜を成膜した後、走査電極線36と半導体膜34をマスクとした背面露光法を用いて、上の透明導電膜をパターニングすることにより、電電極37を形成している。この結果、画素電極37を形成する以前に例えば金属粉のような異物が第1基板30に付着していた場合、この異物上では透明導電機38及び信号電極線との短絡がはといくつ電機38及び信号電極線との短絡がは少する。また、信号電極線に極めて近接した形で画点電極37を形成することが可能となり、表示公開口率が従来に比べ向上する。

第3図は第2の発明の一実施例によって得られるアクティブマトリクス型液晶表示案子を示す断

面図を表しており、これを製造工程に従って説明する。第3図において、まず、例えば硝子からなる第1基板30の一主面上に、例えばクロム 厚さ からなる光遮蔽し、ホトリングラフィー法により格子状のブラックマトリクス50を成形する。 続いて、全面に例えばブラズマCVD法等により、例えば厚さ約 0.2μmのSiOx からなる絶縁層 5 1を形成する。次に、例えばMo-Ta 6 金 をスパック法等により厚さ約 0.2μmに成版の走るとスパックラフィー 法によりストライブ状の走査 電極線(図示せず)と、この走査電極線に電気的に接続しているゲート電極31を成形する。

第4図はこの実施例における走査電極線36と ブラックマトリクス50のバターンを示す概略平 面図である。同図からわかるように、ブラックマ トリクス50は第7図における信号電極線2に類 似した形状を有しており、走査電極線36との間 で所定の升目を形造っている。

次に、プラズマCVD法等により、例えば厚さ

約 0.3μmのSiOx 膜、例えば厚さ約 0.1μm のa – S i 膜及び厚さ約 0.3μmのS i N x 膜を、 順次連続して堆積し、最下部のSiOx 膜からな るゲート絶疑膜32を得るとともに、ホトリソグ ラフィー注により最上部のSiNx 膜に加工を施 し、ゲート戦極31に対応した部分より内側に半 導体保護膜33を島状に成形する。続いて、プラ ズマCVD法により厚さ約 0.05 μmのn + 型の a-Si膜を成膜し、ホトリソグラフィー法によ り半導体膜34と低抵抗半導体膜35を同時に成 形する。次に、第1基板30の一主面上に例えば ITO (Indium Tin Oxlde) からなる透明導電膜 をスパック法で約0.1 μmの厚さに堆積し、ホト リソグラフィー法により画米電極37を成形する。 ここで、画素電極37を成形する際には、例えば ネガ型のホトレジストを塗布し、第1基板30の 他主面側から蕗光・現像を行う。こうすることに より、走査電極線36とブラックマトリクス50 により形成されている升目の内側のみにレジスト パターンが形成され、透明導電膜をエッチングす

ると、升目の内側に画業電極37が形成される。 これ以降は第1図に示した実施例と同様な工程を 行うことにより、所望のアクティブマトリクス型 被晶表示素子が得られる。

この実施例では、第1基板30上に光遊磁膜を 成膜した後にパクーニングしてブラックマトリクス50を形成するとともに、第1基板30上に透明導電膜を成膜した後、走査電極線36とブラックマトリクス50をマスクとしたすることとであることにの実施例は、第1図に示した実施例と同様の効果でする。特に、この実施例では、ブラックス50が光遊蔽膜から構成されるため、半導体膜34を利用する第1図に示した実施例に比べて上述の効果が顕著である。

第5図は第2の発明の他の実施例によって得られるアクティブマトリクス型液晶表示案子を示す 断面図を发しており、これを製造工程に従って説明する。第5図において、まず、例えば硝子から

なる第1据板30の一主面上に、例えば C r からなる発達をスパック法等により厚さ約 0.15 μmに成膜し、ホトリソグラフィー法により格子状のプラックマドリクス50を成形する。続いて、全面に例えばプラズマ C V D 法等により、例えば厚さ約 0.2μmのSi O x からなる絶縁層 5 1 を形成する。次に、例えば M o ー T a 合金膜をスパック法等により厚さ約 0.2μmに成膜し、ホトリソグラフィー法によりストライプ状の走査電板線のに登録である。ここで、走査電板線とブラックマトリクス50のパターンの位置関係は、第4図の場合と同様である。

続いて、第1基板30の一主面上の全面に、例えばプラズマCVD法等により厚さ約 0.2μmのSiOx からなる一届目のゲート絶録膜32aを形成する。次に、第1基板30の一主面上に例えば1TOからなる透明導電膜をスパッタ法で約0.1μmの厚さに堆積し、ホトリソグラフィー法により画業電極37を成形する。ここで、画素電

極 3 7 を成形する際には、例えばネガ型のホトレジストを塗布し、第 1 基板 3 0 の他主面側から踏光・現像を行う。こうすることにより、走査電極線 3 6 とブラックマトリクス 5 0 により形成されている升目の内側のみにレジストパターンが形成され、透明導電膜をエッチングすると、升目の内側に画素電極 3 7 が形成される。次に、第 1 基板 3 0 の一主面上の全面に、例えばプラズマ C V D 法等により厚さ約 0.2 μ m の S i O x からなる二層目のゲート絶録膜 3 2 b を形成する。

次に、プラズマCVD法等により、例えば厚さ約 0.05 μmの a - Si膜及び厚さ約 0.2μmの SiNx 膜を順次連続して堆積し、ホトリソグラフィー法により最上部のSiNx 膜に加工を施し、ゲート電極 3 1に対応した部分より内側に半導体保護膜 3 3を島状に成形する。続いて、プラズマCVD法により厚さ約 0.05 μmの n + 型の a - Si膜を成膜し、ホトリソグラフィー法により半導体膜 3 4 と低低抗半導体膜 3 5 を同時に成形する。次に、ゲート絶録膜 3 2 b、半導体膜 3 4 及

び低低抗半導体膜35の積層膜の所定部分に、画 素電板37とソース電板39を電気的に接続させ るためのコンタクトホールをホトリソグラフィー 法により形成する。続いて、例えば厚さ約 0.05 μmのモリブデン (Mo) 膜と厚さ約 1.0μmの アルミニウム (Al) 膜をスパッタ法等で堆積し、 ホトリソグラフィー法によりストライブ状の信号 電極線 (図示せず) 、この信号電極線に電気的接 続しているドレイン電極38、及びソース電極 39を間時に形成する。このとき、信号電極線と ドレイン電板38は、ブラックマトリクス50の パターン上内側に形成するのに対し、ソース電極 39は上述したコンタクトホールを介して画案化 械 3 7 と棺気的に接続するように形成される。ま た、この状態では、ドレイン組織38とソース電 極39の間が低抵抗半導体膜35により短絡して しまうので、この部分の低低抗半導体膜35をエ ッチングにより除去する。こうして、第1基板 。 30上にゲート准模31、ゲート絶録膜32、半 導体膜34、ドレイン電極38及びソース電極

3 9 から構成されるTFT4 0 が得られる。これ 以降は第 1 図に示した実施例と同様な工程を行う ことにより、所引のアクティブマトリクス型液晶 表示素子が得られる。

この実施例では、第3図に示した実施例と同様に、第1基板30上に光速蔽膜を成膜した後にパクーニングしてブラックマトリクス50を形成成膜をともに、第1基板30上に透明導電膜を成膜した後、走査電機330上に透明導電膜をパターニングすることにより、画楽電機37を形成している。この結果、この実施例には、画楽電極37とにより、で達に、この実施例では、画楽電極37とドレイン電極38の間では、画楽電極37とドレイン電極38の間による画楽電極37とださせることにより、異特電極級との短絡を皆無とすることができた。

なお、第1図に示した実施例において、背面露 光法を用いる際の半導体膜34と低抵抗半導体膜

35の積層膜の避光性を向上させる必要があるときには、低低抗半導体膜35上に所定の金属膜例えば厚さ約0.1 μmのMo膜を積層した後、画楽電極37の形成を行えばよい。

[発明の効果]

この発明は、走査電極線と半導体膜或いはブラックマトリクスとをマスクとした背面露光法を利用して画業電極を形成することにより、信号電極線と画業電極を近接して形成できるため、開口率が大きく透過率の高いアクティブマトリクス型液晶表示素子を歩留りよく製造することが可能である。

4. 図面の簡単な説明

第1図は第1の発明の一実施例によって得られるアクティブマトリクス型液晶表示業子を示す 断面図、第2図は第1図に示した実施例における 走査電極線と半導体膜のパターンを示す機略平面 図、第3図は第2の発明の一実施例によって得ら れるアクティブマトリクス型液晶表示業子を示す 断面図、第4図は第3図に示した実施例における

722

走査電極線とブラックマトリクスのパターンを示す概略平面図、第5図は第2の発明の他の実施例によって得られるアクティブマトリクス型液晶表示素子を示す断面図、第6図は従来のTFTアレイ基板の概略平面図、第7図は従来のアクティブマトリクス型液晶表示案子の表示画素部の一例を示す断面図である。

30…第1基板。

3 1 …ゲート電極

3 2. 3 2 a. 3 2 b …ゲート絶縁膜

3 4 … 半導体膜

36…走查電極線,

3 7 … 画衆電極

3 8 … ドレイン電極.

3 9 … ソース電極

4 0 ... T F T,


4 3 …アレイ基板


4 6 …対向電極,


4 8 … 対向基板


49…液晶,


5 0 …ブラックマトリクス

















第 7 因

Ξ.